PATENT ABSTRACTS OF JAPAN

(11) Publication number:

04-172533

(43)Date of publication of application: 19.06.1992

(51)Int.Cl.

GO6F 9/305

(21)Application number: 02-299940

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

07.11.1990


(72)Inventor: IWASA SHIGEAKI

(54) ELECTRONIC COMPUTER

(57)Abstract:

PURPOSE: To suppress the increase in number of instructions and in a period of time for interpreting an instruction in a fixedlength instruction type computer by making the bit length of an immediate field for an immediate arithmetic instruction extensible to a necessary size.

CONSTITUTION: When the number of bits representing a constant subject to processing exceeds the number of bits of an immediate field for an immediate instruction, an excessive part is provided with an immediate value prefixed instruction. The immediate value prefixed instruction is executed immediately before the immediate value instruction, an immediate value extended register IER is supplied with a value of immediate field, and the statement that a value is set in IER is stored in a prefixing state storage means PREF. Successively, when an immediate value instruction is executed, a value obtained by connecting the upper value of the immediate field for an immediate instruction



and the content of IER is used as a constant to execute processing of the immediate value instruction. With this, arithmetic operation for a constant having a large value is efficiently carried out without using a work register.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平4-172533

⑤Int.Cl.⁵

識別記号

庁内整理番号

❸公開 平成4年(1992)-6月19日

G 06 F 9/305

9189-5B G 06 F 9189-5B 3 4 0

340 A

審査請求 未請求 請求項の数 1 (全6頁)

❷発明の名称 電子計算機

②特 願 平2-299940

20出 類 平2(1990)11月7日

@発明者岩佐繁明

神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究

9/30

所内

⑪出 願 人 株 式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地

個代 理 人 弁理士 三好 秀和 外1名

明細書

1. 発明の名称

電子計算機

2. 特許請求の範囲

即値命令と、即値命令の直前に実行され即値 の上位を指定する即植前置命令を持つ電子計算機 に於いて、即趙前儇命令を保持する命令レジスタ の即値フィールドから供給される値を処理対象と なる定数の上位として記憶する即値拡張レジスタ と、即値前置命令実行時にセットされ即値前置命 令以外の命令の終了時にリセットされる前置状態 記憶手段と、前記前置状態記憶手段がセットされ ている時に即値命令を保持する命令レジスタの即 値フィールドを前記定数の下位として前記即値拡 張レジスタの内容と連結して前記定数を生成する 連結手段と、前記前置状態記憶手段がリセットさ れている時に即値命令を保持する命令レジスタの 即値フィールドを処理の種類に応じてビット拡張 して前記定数を生成するピット拡張手段と、前記 前置状態記憶手段の値に応じて処理に使用する定

数を前記連結手段と前記ピット拡張手段とから選択する選択手段とを有することを特徴とする電子 計算機。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、即値演算命令を有する電子計算機 に関し、特に即値オペランドの供給方法に関する。

(従来の技術)

スタを持つ電子計算機では、3~4 ビット必要となる。また、即値の値のフィールドは、電子計算機が扱い得る全ての値を表現するために、レジスタのビット幅(通常32ビット)と同じビット数が必要である。

2 ピットの値を持つ即値演算が出来ない。従って、 即値フィールドで表現できない値の定数を用いる 演算では、一旦レジスタに必要な定数を計算で求 めた後、レジスタ間演算として実行する。即ち、 本来1命令で実行できるはずの即値演算が、レジ スタへのロード命令(上位ワード)、シフト命令、 即値論理和命令(下位を与える)、レジスタ間演 算の4命令で実行されることになる。以上の説明 は、即値フィールドのピット幅が表現したい値の ピット幅の2分の1以上ある場合で、必要な値の ビット幅が更に長い場合は、必要なだけシフト命 令と即値論理和命令を繰り返す。このように、命 令長固定型の電子計算機では、大きな値の定数に 対する演算に時間が掛かるうえに、作業用のレジ スタを必要とするという問題があった。

(発明が解決しようとする課題)

以上の様に、従来の命令長固定型の電子計算機では、即値演算を実行する際に、大きな値の定数に対する演算に時間が掛かり、また、作業用の

他方で、この様な問題を解決するために、最近、命令数を少なくし、更に命令長を固定長とすることで、命令の取り出し及び解釈を簡略化し、命令の実行を高速に行なう電子計算機が提案されている。所謂、RISCと呼ばれる方式である。

この命令長固定型の電子計算機では、命令長をメモリの銃み出し幅である32ビット又はその2分の1とすることが多い。これは、レジスタ間演算など多くの命令がこのビット幅で十分に表現できることに由来する。しかし、即値命令は即値フ

レジスタを必要とするという欠点があった。

本発明は、上記問題点を解決するもので、その目的は、命令長固定型の電子計算機に於いても、即値命令を実行する際の大きな値の定数に対する演算を効率良く行なうことの出来る電子計算機を提供することである。

[発明の構成]

(課題を解決するための手段)

張レジスタ1ERの内容と連結して前記定数を生成する連結手段CATと、前記前置状態記憶手段PREFがリセットされている時に即値命令を保持する命令レジスタ1Rの即値フィールドを処理の種類に応じてピット拡張して前記状態記憶手段PREFの値に応じて処理に使用する定数を前記連結手段CATと前記ピット拡張手段BXとから違択する選択手段IVSとを具備することである。

bitig-16、bit15-12)が各々演算結果を格納する デスティネーションレジスタ(R D)、算術論理 演算器 A L U の入力となる第 1 ソースレジスタ (R S 1)、及び、第 2 ソースレジスタ(R S 2) を指定するフィールドで、下位 1 2 ピット (bit1 1-0) が即値フィールド (I m m 1 2) である。

尚、この電子計算機は、32ビットの算術論理 演算器ALUを持つので、命令の即値フィールド は最大32ビットが必要であるが、第2図に示さ れるように即値フィールドは12ビットである。 また、32ビット×15本のレジスタファイルR Fを持つので命令のレジスタフィールドは4ビット必要である。

各レジスタフィールドのピットパターンが 0 0 0 である場合、レジスタファイルRF は内部のレジスタをアクセスしない。即ち、RD = 0 の場合、レジスタファイルRF の書き込みデータポートWに与えられた値は何れのレジスタにも書き込まれず、演算結果は捨てられる。また、RS1 = 0 の場合は、第1 ソースオペランドとして第1 読

して用いて即値命令の処理を実行する。

また、定数が即値フィールドのピット数で表現できる場合は、処理は単独の即値命令で指定される。この場合、即値命令の直前の命令は即値値で、即値命令が実行される時間で、前間状態記憶手段PREFは即値拡張レジスター
ERに値が設定されていない旨を示しております。
位フィールドの値を処理の種類に応じて符号拡張
又は上位に0を付加して、即値命令の処理を実行する。

(実施例)

以下、図面に基づいて本発明の実施例を説明する。第2図は本発明の一実施例に係る固定長命令型の電子計算機の機械語命令フォーマットを示す図、第3図は該電子計算機の構成を示す図である。

第2図に示すように、機械語命令は32ビット の固定長で、即値演算命令の場合、上位8ビット (blt31-24) が命令の種類を示す O P フィールド、 続く各4ビットの3つのフィールド (blt23-20、

み出しポートRAから値Oを供給する。これはAND命令をレジスタクリアに用いたり、符号するを行なったり、レジスタの間転送を行なったりない。要に対しないのででは、要にして即値を用いる。この機なない。要はではないのででは、ないはないのででである。以上の命令のにないませてフラのコードジェネレータが行なう。

次に、即値前置命令の命令フォーマットは、上位8ピット(bit81-24)がOPフィールドで即億前置命令であることを示す。統く4ピット(bit13-20)は0000である。下位20ピット(bit19-0)は即億演算命令の即億フィールドに入り切らなかった部分が格納される。つまり、演算の対象となる定数の値が12ピットで表現できない場合は、定数のピットパターンを下位12ピットと上位20ピットに分割し、上位は頭鐘命令の即億フィールドに埋め込んで命令を生成する。以上の命

令の分割の必要性の判断、即値前置命令の挿入は アセンブラのコードジェネレータが行なう。

第3図に従って、本発明の一実施例に係る電子計算機の動作を説明する。尚、同図は本発明に関する部分のみを示しており、本発明の特徴は、即植拡張レジスタ!ER、前置状態フラグPREF、符号拡張器SX、零拡張器ZX、連結器CAT、及び、即値選択器IVSI及びIVS2から構成される即値生成部IVGにある。また、命令はすでに命令レジスタIRに格納されているとし、その手段は既知である。

命令レジスタIRのbit8i-24はOPフィールドであり、配線51を通して命令デコーダDCDに供給される。bit28-80、bit19-18、bit15-12は各々デスティネーションレジスタ (RD)、第1ソースレジスタ (RS2)を指定するフィールドであり、レジスタファイルRFのポートアドレス入力端子AW、ARA、ARBに、各々配線53、55、57を通して供給され、レジスタアクセスを行なう。bi

また同時に、レジスタファイルRFの続み出しポートアドレスARA、ARBに対してそれぞれ供給される命令レジスター部であり、また、レジスタファイルRFは指示されたレジスタをポートRA、RBから結合ではない。なりであるは、世球ないの書き込みが行なわれず、演算フラグレジスタFのセットも指示されないので、不都合な副作用は発生しない。

他方で、命令デコーダDCDが即値演算命令であると判断した場合には、演算フラグレジスタドへのセットを指示し、即値生成部IVGに対して、演算の種類に応じて即値の符号の有無を指示する。即値生成部IVGは、前置状態フラグの内容と即値の符号の有無により3種類の動作を行なう。即

tll-0 は即値フィールド (I m m 1 2) であり、配線 5 9 を通して連結器 C A T、 符号拡張器 S X、零拡張器 Z X に供給される。また他方で、 bitl9-0 は即値前置命令に於いて即値フィールド (I m m 2 0) であり、配線 6 1 を通して即値拡張レジスタ I E R に供給される。

次に、即値選択器IVS2の出力は選択器Sに供給され、ここで、第2ソースレジスタフィールドRS2が0であると、選択器SはレジスタファイルRFの第2読み出しポートRBからの値に代えて、即値選択器IVS2の出力を選択し、算術論理演算器ALUの入力端子Bに供給され、即値演算が実行される。このようにして即値演算の分

特開平4-172533(5)

が実行され、実行終了時に前置状態レジスタPR EFはリセットされる。

尚、本実施例においては、第2ソースレジスタフィールドRS2が0であると即値演算を行なうという指定方式を用いたが、命令のOPフィールドで即値演算である旨を指定する方式の実施例に於いても、本発明が有効であることは言うまでもなく、即値演算命令の指定方式は、本発明の有効性を妨げるものではない。

[発明の効果]

2 X … 零拡張器

代理人弁理士 三 好 秀 和

限された電子計算機と比べて、同一の即値演算を 少ない命令数で実行することが出来、そのために 作業用のレジスタを必要としないという効果があ る。

4. 図面の簡単な説明

第1図は本発明の構成を示すプロック図、

第2図は本発明の一実施例に係る電子計算機の 一部の命令の命令フォーマットを示す図、

第3図は本発明の一実施例に係る電子計算機の構成を示すブロック図である。

IER … 即値拡張レジスタ

PREF 前置状態記憶手段

(前置状態フラグ)

CAT … 連結手段(連結器)


BX … ビット拡張手段

IVS ··· 選択手段

IVS1、IVS2 ··· 即值選択器

IR … 命令レジスタ


SX ··· 符号拡張器



31 24 23 20 19 16 15 12 11 0 即値消算命令 OP RO RSI RS2 I=12

31 24 23 20 19 0 0 の回値前置命令 OP 0000 I=20

第2図



第3図